Vincoli di scalabilità dei dispositivi imposti dallo spazio di van der Waals formato nei materiali bidimensionali

Una nuova ricerca della TU Wien suggerisce però che molti di questi materiali potrebbero non funzionare come previsto nella tecnologia dei chip reali. Il problema non risiede solo nel materiale in sé. Gli scienziati hanno scoperto che quando i materiali bidimensionali vengono accoppiati con strati isolanti necessari per i dispositivi elettronici, si forma inevitabilmente uno spazio a livello atomico tra di essi. Questa minuscola separazione può ridurre significativamente le prestazioni e creare un ostacolo fondamentale a un’ulteriore miniaturizzazione.

I risultati potrebbero aiutare l’industria dei semiconduttori a evitare di spendere miliardi di dollari in approcci che potrebbero non superare mai questi limiti fisici.

Perché le interfacce sono importanti nell’elettronica 2D

“Da molti anni, i ricercatori sono giustamente affascinati dalle straordinarie proprietà elettroniche di nuovi materiali bidimensionali come il grafene o il disolfuro di molibdeno”, afferma il Prof. Mahdi Pourfath, che ha condotto la ricerca insieme al Prof. Tibor Grasser presso l’Istituto di Microelettronica della TU Wien. “Ciò che spesso viene trascurato, tuttavia, è che un materiale bidimensionale da solo non basta a realizzare un dispositivo elettronico. Abbiamo bisogno anche di uno strato isolante, solitamente un ossido. Ed è qui che le cose si complicano dal punto di vista della scienza dei materiali.”

I transistor moderni funzionano commutando un semiconduttore tra uno stato conduttivo e uno non conduttivo. Nei chip del futuro, questo semiconduttore potrebbe essere un materiale bidimensionale ultrasottile. Il processo è controllato da un elettrodo di gate, che deve essere separato dal materiale attivo da uno strato isolante.

Per mantenere i dispositivi il più piccoli ed efficienti possibile, lo strato isolante deve essere estremamente sottile. Tuttavia, il team della TU Wien ha scoperto che ciò crea un problema importante a livello atomico.

Un piccolo spazio che crea un grosso problema

“In molte combinazioni di materiali 2D e strati isolanti, il legame tra di essi è relativamente debole”, spiega Grasser. “Sono tenuti insieme solo dalle cosiddette forze di van der Waals, che forniscono solo una debole attrazione tra il semiconduttore e l’isolante. Di conseguenza, i due strati non entrano in stretto contatto: c’è sempre uno spazio tra di loro.”

Questo spazio vuoto misura solo circa 0,14 nanometri, risultando quindi più sottile di un singolo atomo di zolfo. Ciononostante, ha un effetto notevole sul comportamento elettronico. Per dare un’idea, il virus SARS-CoV-2 è circa 700 volte più grande.

“Questo spazio vuoto indebolisce l’accoppiamento capacitivo tra gli strati. Indipendentemente da quanto buone siano le proprietà intrinseche dei materiali, lo spazio vuoto può diventare il fattore limitante. Finché esiste, impone un limite fondamentale alla miniaturizzazione di questi dispositivi.”

Secondo i ricercatori, molti studi si sono concentrati principalmente sulle straordinarie proprietà dei materiali bidimensionali in sé, prestando meno attenzione alle interfacce che si formano all’interno dei dispositivi completi. Il loro lavoro dimostra che queste interfacce potrebbero in definitiva determinare il successo o il fallimento delle future tecnologie dei chip.

I “materiali per cerniere” potrebbero offrire una soluzione

“Se l’industria dei semiconduttori vuole avere successo con i materiali 2D, lo strato attivo e lo strato isolante devono essere progettati insieme fin dall’inizio”, sottolinea Mahdi Pourfath.

Una possibile soluzione è l’utilizzo dei cosiddetti “materiali a cerniera”. In questi sistemi, il semiconduttore e lo strato isolante si legano tra loro in modo molto più forte, anziché rimanere debolmente connessi dalle forze di van der Waals. Questa connessione più stretta elimina il problematico spazio vuoto.

“Il nostro lavoro è una buona notizia per l’industria dei semiconduttori”, afferma Tibor Grasser. “Possiamo prevedere quali materiali saranno adatti per le future fasi di miniaturizzazione e quali no. Ma se ci si concentra solo sui materiali bidimensionali, senza considerare fin dall’inizio gli inevitabili strati isolanti, si rischia di investire miliardi in un approccio che semplicemente non può avere successo per ragioni fisiche fondamentali.”

La miniaturizzazione dei transistor richiede il controllo della corrente di dispersione del gate attraverso dielettrici ultrasottili e la minimizzazione della resistenza di contatto source/drain. Sebbene i semiconduttori bidimensionali (2D) offrano un eccellente controllo elettrostatico, le loro interfacce con i dielettrici di gate e i metalli di contatto spesso formano un gap di van der Waals (vdW) che influisce sulle prestazioni del dispositivo e agisce come una barriera di tunneling con una bassa costante dielettrica. Se da un lato questo riduce la corrente di dispersione dielettrica, dall’altro aumenta la resistenza di contatto metallo-canale e introduce una capacità parassita in serie sul gate. Abbiamo quantificato il compromesso tra la soppressione della corrente di dispersione e i limiti di scalabilità della resistenza elettrostatica e di contatto. Di conseguenza, molti isolanti non riescono a raggiungere gli obiettivi di scalabilità e i contatti metallo-canale non presentano le resistenze richieste. Le interfacce a cerniera, in cui il legame quasi covalente elimina il gap di vdW senza creare legami pendenti, offrono una via verso la progettazione di transistor ultra-scalati.